飯塚 哲也/IIZUKA Tetsuya

飯塚 哲也 准教授

【研究分野】
半導体システム分野
【研究領域】
アナログ・デジタル混載先端LSIシステム
【研究室URL】
http://silicon.u-tokyo.ac.jp

研究内容

集積回路はみなさんの身の回りで広く使われています。先端の集積回路製造技術とそれを利用した回路設計技術が無ければ実現できなかったものを今みなさんは数多く使用していて、それらはすでにさも空気のように私たちの身近なものとなっています。このような先端の集積回路技術を用いたデジタル・アナログ混載集積回路に関して研究を行い、さらなる性能・付加価値を生み出すことが私たちの研究の目的となっています。特に近年の極微細な集積回路技術においてはデジタル回路とアナログ回路の垣根はとても低くなっており、アナログ回路に対してデジタル回路による補正を行うデジタルアシスト型回路や、従来アナログ回路で実現されていた回路構成をデジタル回路で実現する完全デジタル型回路なども広く提案されてきています。このような新規な回路構成を用いて、他に類を見ない高性能・高付加価値の集積回路を生み出すことを目的として研究活動に取り組んでいます。

極微細LSIプロセスにおける性能ばらつき・経年劣化モニタ

近年の極微細プロセスにおいてはトランジスタの性能ばらつきが回路性能に及ぼす影響はますます増大し、さらにトランジスタが人間のようにストレスを受け、年を取ることによる性能劣化も重要な問題となっています。本研究ではこれらの効果が回路性能に及ぼす効果をモニタするオンチップモニタ回路を提案しています。微小な性能変化を検出するモニタ回路を高速動作するデジタル回路によって実現し、小面積かつ設計・測定の容易な回路を提案しています。また、このようなモニタ回路によって得られた結果をフィードバックし、常に最適な性能を発揮できる集積回路の構成についても現在研究中です。

極微小な時間解像度を実現する時間-デジタル変換器

近年のトランジスタ製造プロセス技術の進歩に伴って、回路の動作速度が向上すると同時に、LSIの動作電圧は減少しています。そのため電圧方向に情報を持たせる従来までのアナログ回路に対して、時間方向に情報を持たせる回路構成が新たに提案されています。特に本研究では、時間方向のアナログ情報をデジタル信号に変換する時間-デジタル変換器(TDC: Time-to-DigitalConverter)に注目し、小さい面積で高い時間解像度を実現するための研究を行っています。本研究で得られる回路は、周波数シンセサイザや距離計測などの多くの分野に応用可能であり、提案回路を用いた新たなアプリケーションについても研究・開発を行っています。

デジタルアシスト技術を用いた高分解能デジタル制御発振器

上記のTDCの研究と同様に、微細プロセスでの高い時間解像度を積極的に活用することで、高精細でノイズの少ないの周波数シンセサイザを実現するための研究を行っています。特に、位相ロックループ(PLL; Phase-LockedLoop)をデジタル回路で設計する完全デジタル型PLL(ADPLL; All-DigitalPLL)は応用範囲が広く、当研究グループでも研究に取り組んでおります。本研究では、時間解像度をより有効に活用することで周波数解像度を向上させるデジタル制御型の発振器の新規な回路方式を提案し、さらにこれを利用して従来までに達成されていない高精細・低ジッタを達成する周波数シンセサイザ回路方式に関して研究・開発を行っています。本研究により達成される高精細・低ジッタ周波数シンセサイザにより、有線通信における通信速度の高速化および無線通信における周波数情報の有効活用などが期待されています。

学生へのメッセージ

私たちの研究室では自らアイディアを出し、それを一緒に精査し、具現化した回路を充実した設計環境の下で設計し、そしてその回路を最新のプロセス技術を用いて試作し、得られたチップを最先端の計測機を用いて測定・実証できる環境が揃っています。自らの頭と手でこれらを実現することはとても面白く、とても刺激的です。実際に自分が考えた回路が思い通り動作した時にはある種の感動を得られることでしょう。さらにその成果が世界に広く認められ、実生活においても役立つことになればこれに勝る快感はありません。こういった経験は学生生活においてとても貴重な経験になるはずです。ぜひ一緒に明日の集積回路を切り開く感動を味わいましょう。

図1:試作したVLSIチップとパッケージ写真
図2:最新のCADツールを使用したVLSI設計環境
図3:VLSIに存在する性能ばらつきとそのモニタ回路
図4:試作したVLSIチップの測定の様子