藤田 昌宏/FUJITA Masahiro

藤田 昌宏 教授

【研究分野】
半導体システム分野
【研究領域】
組み込みシステム・VLSI設計支援技術
【研究室URL】
http://www.cad.t.u-tokyo.ac.jp/

研究内容

集積回路技術の進歩により、大規模なシステムを高性能かつ低コストで製造することが可能になり、情報家電、携帯電話や映像・音声機器の性能は飛躍的に高まりました。一方で、その設計期間・コストは急速な増加が大きな問題となっています。これを解決するために、当研究室では、ハードウェア・ソフトウェア協調システム(組込みシステム)の設計を効率化するための設計方法論・設計支援の研究を行っています。

ディペンダブルVLSI向け設計自動化技術

現在のVLSI設計は非常に複雑なため、全ての設計誤りを製造前に発見することは難しく、高い信頼性を保つためには製造後に設計誤りを修正する技術が重要になります。FPGAに代表されるプログラマブル素子を用いることで製造後機能修正は可能ですが、専用ハードウェアの優位性である高性能・高電力効率性は失われてしまいます。当研究室では、高性能・高電力効率と柔軟性を兼ね備えたハードウェアの自動設計手法を提案しています。今後は当研究室で研究を進めている検証・デバッグ技術と連携することで、さらに高い信頼性を実現することを目標としています。

設計再利用のためのプロトコル変換器の自動合成

大規模システムを短期間に設計するためには、既存設計を再利用することが有効です。実際に、大規模システムの全ての部分を初めから設計することは少なくなりつつあります。しかし、再利用したい機能ブロックが通信プロトコルの点で他のブロックと接続できない場合があります。このとき、プロトコル変換器を挿入すれば通信の相互変換が可能となり、その機能ブロックの再利用が可能になります。この研究では、このプロトコル変換器の自動合成の実現を目指しています。提案した合成手法はソフトウェアツールとして実装されており、実用的なプロトコルの変換器が自動合成できます。今後は、合成された変換器の正しさの検証やプロトコルの仕様を記述する方法を検討していきます。

形式的検証とデバッグ支援

システム設計では、設計が正しいかどうかを確かめる検証と、バグがあった場合のデバッグに全体の6割から8割の時間が費やされています。そのため、当研究室では、自動検証とデバッグ支援の研究も行っています。検証では、特に、数学的に設計の正しさを検証する形式的検証手法を扱っています。これは、従来のシミュレーションで発生する「検証漏れ」の問題を解決することができるもので、当研究室では、上位設計の等価性検証を目指して、研究・開発を進めています。

Post-Siliconデバッグ技術

大規模なハードウェア設計では、チップ製作前に全ての設計誤りを発見・修正することが難しいため、チップ製作後に誤りが発見されることがあります。全ての信号値が観測可能である設計記述に対して、チップ内で観測できる信号値は限られているため、そのデバッグはより困難な作業です。当研究室では、上位設計記述を利用することによって、このPost-Siliconデバッグを支援する技術やPost-Siliconデバッグが容易になるような設計手法の研究をしています。

学生へのメッセージ

VLSIやハードウェアというと物理・物性の話だと思う人も多いかもしれません。しかし、現在のハードウェア設計は、実現したい機能・性能を得るために、1億個のトランジスタの動作を組み合わせる問題となっており、数学的素養が重要になっています。そのため、当研究室で扱っている研究テーマは、コンピュータサイエンスと電子工学が融合した分野となっています。

図1:一般的なシステムLSIの構成
図2:カオスやフラクタルを応用したアナログ神経集積回路とカオス人工頭脳
図3:HW/SW協調システムによって検証を高速化した設計例